https://icinfra.cn/ A comprehensive platform dedicated to exploring and optimizing IT infrastructure for IC design, offering insights into cutting-edge tools, workflows, and automation techniques. 2026-08-31T13:46:00+00:00 wanlinwang https://icinfra.cn/ Jekyll © 2026 wanlinwang /assets/img/favicons/favicon.ico /assets/img/favicons/favicon-96x96.png 2026-08-31T13:30:00+00:00 2026-08-31T13:30:00+00:00 https://icinfra.cn/posts/chipagents-webinar-notes/ wanlinwang

参加 ChipAgents 在线研讨会后的技术笔记：梳理硬件原生 AI Agent、Spec-to-RTL、RCA、UVM、Formal、Coverage、PPA、模拟 IC 与企业部署，并补充相关芯片设计背景。

2026-08-22T14:55:00+00:00 2026-08-22T14:55:00+00:00 https://icinfra.cn/posts/rhel-8-10-freeipa-ha-backup-restore.md/ wanlinwang

RHEL 8.10 FreeIPA（IdM）双节点高可用、离线备份与灾难恢复方案（审校版）

2026-08-20T01:00:00+00:00 2026-08-20T01:00:00+00:00 https://icinfra.cn/posts/virtuoso-spectre-storage-and-local-scratch/ wanlinwang

本文整理 Virtuoso ADE 调用 Spectre 时几类容易混淆的存储位置，并说明如何把大型波形和临时文件放到合适的文件系统。内容依据 Cadence ASK 的产品文档与技术文章；部分链接需要 Cadence 客户账号登录后访问。 核心结论：projectDir、saveResDir 和 TMPDIR 控制的不是同一类数据。若主要问题是 transient 波形很大，应优先规划 PSF/PSFXL 结果目录；只修改 TMPDIR 不会自动迁移正式波形结果。 1. 三类路径分别控制什么 路径或变量 主要用途 是否用于大型波形 asimenv.startup/projectDir ADE 默认仿真项目/运行目录的根位置 未另行指定结果目录时可能...

2026-08-19T14:15:00+00:00 2026-08-19T14:15:00+00:00 https://icinfra.cn/posts/cadence-digital-chip-full-flow-research/ wanlinwang

Cadence 数字芯片全流程与 EDA 工具栈调研

2026-08-14T00:17:00+00:00 2026-08-14T00:17:00+00:00 https://icinfra.cn/posts/cadence-palladium-protium-compilation-flow/ wanlinwang

Palladium Z3 and Protium X3 Standard Design Compile Flow