Latest Posts
Spectre 仿真错误：Verilog-A Invalid file descriptor (ASL-3213) 解决方法
在 Cadence Virtuoso 中使用 Spectre 进行电路仿真时，如果设计中包含进行文件读写操作的 Verilog-A 模块，有时会遇到与文件路径或描述符相关的致命错误。本文将介绍 ASL-3213 错误的成因及解决方法，并详细说明 Spectre 在处理 Verilog-A 文件...
March 05, 2026
EDA
Virtuoso 技巧：Justification 与 Rotation 效果图及 dbConcatTransform 交互演示
在 Cadence Virtuoso 的 SKILL 编程以及日常操作中，大家常常会对 Justification（对齐方式）、Rotation（旋转与镜像）以及坐标变换计算函数 dbConcatTransform 感到迷惑。这些图形变换属性在 Schematic 和 Layout 中无处不在...
March 04, 2026
EDA
OpenClaw：开源本地化 AI 个人助理的架构与实践
2026 年初，一个名为 OpenClaw （被重命名过多次，俗称为“大龙虾”）的开源 AI 个人助理项目在 GitHub 上迅速走红，短短数周内斩获 20 万+ Stars，成为史上增长最快的开源项目之一。它究竟有何魔力？本文将从架构设计出发，带你全面了解 OpenClaw 的核心理念...
March 03, 2026
AI
Virtuoso 技巧：如何在 Schematic 中实现 Promote Pins 功能
在 Cadence Virtuoso 中进行自底向上的层级化设计时，我们经常需要将底层模块的引脚（Pins）“提升”（Promote）到顶层。在 Layout 视图中，Virtuoso 原生提供了非常完善的 “Promote Pins” 功能；但许多工程师发现在 Schematic 原理图环境...
March 02, 2026
EDA
Virtuoso Layout 技巧：Mark Net vs. Net Tracer 深度对比与性能优化
在 Cadence Virtuoso Layout 芯片设计过程中，追踪和高亮 Net（网络）是日常频率最高的操作之一。然而，随着设计复杂度的增加，尤其是面对超长或超大规模的 Net 时，传统的 Mark Net 操作可能会导致界面卡死或响应极其缓慢。
本文将结合 Cadence Suppo...
March 02, 2026
EDA