Latest Posts
Cadence 发布 ChipStack AI Super Agent：开创芯片设计与验证新纪元
Cadence（楷登电子）于 2026 年 2 月 10 日宣布推出 ChipStack™ AI Super Agent，这是全球首个用于前端硅设计和验证的代理式 AI（Agentic AI）解决方案。这一突破性技术标志着半导体设计自动化进入了全新阶段，为应对现代芯片日益增长的复杂性和规模提供...
February 11, 2026
AI
Quantus Extracted View 优化：从手动网表复用到 Smart View 最佳实践
在进行大型模拟后仿设计时，工程师们经常会遇到 Quantus Extracted View 网表生成速度过慢 的问题。特别是在顶层 Testbench 中调用 extracted view 时，每次仿真前的 Netlisting Phase 都可能耗费数分钟甚至更长时间，严重影响工作效率。
...
February 10, 2026
Cadence
Virtuoso Layout: Advanced Node (N5/N3) Metal On-Track Mandatory Check Guide
在 TSMC N5/N3 等先进工艺节点下，模拟版图设计面临着从“自由作画”到“严格约束”的范式转变。由于多重曝光（Multi-Patterning, SADP/SAQP）技术的引入，底层金属（如 M0-M3）的物理位置必须严格对齐预定义的 Track Grid。
本文总结了如何在 Virt...
February 10, 2026
Virtuoso
解决 Playwright 下载文件被拦截并重命名为 UUID 的问题
在使用 Google Antigravity IDE 或其他基于 Playwright 的浏览器自动化工具时，遇到一个困扰的问题：下载的文件被自动重命名为 UUID 格式，并保存到临时目录，这导致博主在下载东西时无法自动化，反而降低了效率。本文深入分析这个问题的原因，并提供详细的解决方案。
...
February 08, 2026
automation
带 Verilog-A 的 AMS 仿真是如何工作的？
在混合信号（Mixed-Signal）芯片设计中，AMS (Analog Mixed-Signal) 仿真是验证模拟和数字电路协同工作的关键技术。本文将深入探讨当设计中包含 Verilog-A 模型时，AMS 仿真的工作原理和流程。
什么是 AMS 仿真？
AMS 仿真是一种协同仿真（Co...
February 06, 2026
ams