Latest Posts
参加 ChipAgents 在线研讨会后：AI Agent 如何进入芯片设计与验证流程
最近参加了 ChipAgents 的一场在线研讨会。整场分享从公司与产品背景讲起，重点介绍了 AI Agent 如何进入数字 IC 设计与验证流程，后半段的问答则集中在几个更实际的问题上：AI 能否处理上万行 RTL、规格是否反而会成为新的工作量、直接生成 RTL 与 HLS 两条路线如何选择...
August 31, 2026
AI4EDA
RHEL 8.10 FreeIPA（IdM）双节点高可用、离线备份与灾难恢复方案（审校版）
文档状态：可执行参考稿，需在测试环境完成演练并通过变更审批后用于生产
审校日期：2026-08-22
适用范围：RHEL 8.10，使用 Red Hat 官方 IdM/FreeIPA RPM，集成 DNS 与集成 CA，两个 IdM 节点
不直接覆盖：外部 CA、HSM、KRA、AD T...
August 22, 2026
icinfra
Virtuoso ADE / Spectre 的仿真产物、波形与本地临时目录配置
本文整理 Virtuoso ADE 调用 Spectre 时几类容易混淆的存储位置，并说明如何把大型波形和临时文件放到合适的文件系统。内容依据 Cadence ASK 的产品文档与技术文章；部分链接需要 Cadence 客户账号登录后访问。
核心结论：projectDir、saveRe...
August 20, 2026
EDA
Cadence 数字芯片全流程与 EDA 工具栈调研
调研日期：2026-08-19
范围：产品/系统定义、架构与 RTL、IP/Subsystem/SoC 验证、仿真、形式验证、Palladium Z3 Emulation、Protium X3 Prototyping、综合/DFT/等价、中后端实现、最终签核、GDS/OASIS、Tapeout...
August 19, 2026
icinfra
Cadence Palladium & Protium Compilation Flow
Palladium Z3 and Protium X3 Standard Design Compile Flow
Palladium Z3 Compile Flow:
1. Design Analysis and Compilation:
Use vlan and vhan comm...
August 14, 2026
icenv