在 IC 设计过程中，版图上的点到点电阻（Point-to-Point Resistance, P2P Resistance）对于验证电源网路（PDN）质量、评估关键信号线的压降以及确保电迁移（EM）可靠性至关重要。Cadence 提供了多种方案来获取版图中的 P2P 电阻，从实时交互式检查到 sign-off 级抽取，本文将详解这些主流获取方式。
1. 实时交互式获取：Virtuoso EAD (Electrically Aware Design)
如果您正在进行版图绘制，并希望实时获取电阻值，Virtuoso EAD 是最高效的选择。它集成在 Virtuoso Layout Editor 中，支持在布线过程中动态计算寄生参数。
核心功能
- 实时显示：鼠标悬停在网络上即可显示电阻信息（Info Balloons）。
- 点到点分析：通过 GUI 选择两个特定点，直接报告它们之间的电阻。
- 高对比度显示：支持电阻热力图显示，快速定位高阻抗路径。
获取步骤
- 启动 EAD：在 Virtuoso Layout Editor 菜单中选择
Launch -> Electrically Aware Design。 - 提取网络：点击
Extraction -> Extract Selected Nets。 - 运行 P2P 检查：
- 菜单路径：
Analysis -> Point to Point Resistance... - 在版图中点击 Start Point 和 End Point。
- 结果窗口将即时显示电阻值（包括 R、L、C 分量）。
- 菜单路径：
2. Sign-off 级自动抽取：Quantus (QRC)
对于追求最高精度的物理验证阶段，Quantus Extraction Solution 是 Cadence 的标准工具。它不仅能导出全芯片网表，还具备专门的 P2P 报告生成能力。
核心功能
- 精确建模：基于工艺厂提供的 QRCLite/Quantus Techfile，确保寄生参数的工业准确性。
- 批量报告：可以一次性扫描多个 Pin 对或坐标对，并生成 CSV/Text 报告。
获取步骤（GUI）
- 打开 Quantus GUI（在 Virtuoso 中选择
Quantus -> Run Parasitic Extraction）。 - 在 Run 标签页中，确保选中了包含寄生电阻的模式。
- 转到 Reports 标签页。
- 查找 Point-to-Point Resistance Report 部分：
- 定义输入的 Net 名称。
- 定义坐标点或 Pin 名称。
- 运行抽取后，查阅生成的
.p2p或.rpt文件。
获取步骤（命令行/SKILL）
在 QRC 脚本中使用 report_p2p_resistance 命令：
1
report_p2p_resistance -net "VDD" -pins {pin1 pin2} -file "p2p_report.txt"
3. 电源完整性分析视角：Voltus-Fi
在模拟/混合信号（AMS）设计中，如果关注的是 IR Drop 导致的压降问题，通常会使用 Voltus-Fi Custom Power Integrity Solution。
核心功能
- LRP (Least Resistive Path)：自动寻找并分析两点之间的最小电阻路径。
- 网络分析：对比原理图和版图的电阻差异，发现诸如打孔（Via）缺失导致的高阻。
获取步骤
- 完成 Quantus 抽取并生成寄生网表。
- 在 Voltus-Fi 环境中加载设计与电流分布信息。
- 使用 Point-to-Point Analysis 菜单，选择网络上的探测点。
- 工具会生成详细的细分电阻报告，展示路径上每一段金属、每一个 Via 的贡献。
4. 其它获取方式
Virtuoso Net Tracer
在没有安装 EAD 的情况下，Net Tracer 可以辅助确定连通性，虽然它本身不直接计算阻值，但可以作为手工电阻估算的前期工具。
SKILL API 调研
对于自动化流程，可以使用以下 SKILL 函数进行底层操作（需特定 License）：
eadRunP2P(cv netName startPoint endPoint)- 调用 Quantus 的后端引擎：通过生成特定的命令文件并运行
qrc -cmd。
调研建议与总结
| 获取阶段 | 推荐工具 | 优点 | 缺点 |
|---|---|---|---|
| 版图绘制中 | Virtuoso EAD | 极速、所见即所得 | 精度略逊于 QRC，需 EAD License |
| 物理验证阶段 | Quantus (QRC) | 精度最高 (Sign-off)，支持批量 | 设置复杂，运行时间较长 |
| 系统级确认 | Voltus-Fi | 结合压降分析，逻辑性强 | 需要前置抽取结果 |
[!TIP] 最佳实践：在版图设计初期，使用 EAD 检查关键电流路径的电阻；在投片前，务必使用 Quantus 配合具体的 Pin 坐标点跑一次 P2P Report，检查是否满足约束规范。
参考资料与搜索说明
在 Cadence Support 门户中，建议使用以下关键字深入检索：
- Article 20387556: How to obtain point-to-point resistance in Virtuoso Layout Suite?
- Article 11397451: Using report_p2p_resistance command in Quantus.
- Quantus Extraction Solution User Guide: Section: Resistance Reports.
- Voltus-Fi Instruction: LRP Analysis and Point-to-Point Debugging.
[!NOTE] 文中提到的部分高级功能（如 EAD）需要相应的 License 包支持，具体可通过
lmstat检查Virtuoso_EAD_Option是否在线。
Suggested screenshots
- Virtuoso EAD GUI: 截取
Analysis -> Point to Point Resistance所在的菜单位置。 - Quantus Reports Tab: 展示 P2P Report 选项在抽取界面中的勾选位置。
- Voltus-Fi Results: 展示 Least Resistive Path 的高亮显示效果。
