IC Infra
  • Services
  • Blog Toggle Dropdown
    • Categories
    • Tags
  • About
  • More Toggle Dropdown
    • Cadence Tools
    • Markdown2Wechat
    • Flash Cards
    • Discussions

    • Business Partnership
  • Consultation
  • Partner
  • 服务
  • 博客 Toggle Dropdown
    • 分类
    • 标签
  • 关于
  • 更多 Toggle Dropdown
    • Cadence 工具
    • Markdown2Wechat
    • 抽认卡
    • 讨论

    • 资源合作
  • 咨询
  • 合作

spectre

spectre 12

  • Virtuoso schematic pcell 网表去重:用 pcellNameGenerationStyle / pcellNameCustomFormat 取代默认的 _pcell_X 后缀 May 11, 2026
  • Spectre netlister 为什么给 subckt 名字加 _schematic 后缀?—— 来自 ihnl 增量网表的副作用与 Recreate 解法 May 11, 2026
  • Spectre APS/X 多线程与 LSF 核数不一致:SPECTRE-585/590/591 告警与 CDS_MMSIM_HONOR_DRM_ALLOCATION May 11, 2026
  • 什么是蒙特卡洛(Monte Carlo)仿真?IC 设计工程师入门指南 Apr 19, 2026
  • Spectre 警告 SPECTRE-294:保存信号过多导致初始化缓慢的解决方法 Mar 31, 2026
  • Spectre SAVE 使用指南:高效保存仿真信号 (RAK 深度总结) Mar 30, 2026
  • Virtuoso Maestro ICRP 模式仿真:status 显示 running 而 Test/Corner 表格显示 loading 是什么状态? Mar 10, 2026
  • Spectre 仿真错误:Verilog-A Invalid file descriptor (ASL-3213) 解决方法 Mar 5, 2026
  • Quantus Extracted View 优化:从手动网表复用到 Smart View 最佳实践 Feb 10, 2026
  • 带 Verilog-A 的 AMS 仿真是如何工作的? Feb 6, 2026
  • Cadence Virtuoso 与 Spectre:磁盘空间/Quota 爆满的风险与防护策略 Jan 27, 2026
  • Spectre 仿真器件terminal数量不匹配错误(SFE-45)解决方案 Jan 6, 2026

© 2026 IC Infra. All rights reserved.

Designed in Shenzhen, China.

© 2026 IC Infra. 保留所有权利。

设计于中国深圳。

Search Posts
搜索文章